Static Random Access Memory

Static Random Access Memory is een soort halfgeleidergeheugen dat bistabiele vergrendeling circuits gebruikt om elke bit opgeslagen. De term statische onderscheidt het van dynamische RAM die periodiek moeten worden vernieuwd. SRAM data remanentie vertoont, maar het is nog steeds vluchtig in de gebruikelijke zin dat de gegevens later verloren wanneer het geheugen niet wordt gevoed.

Toepassingen en gebruik

Karakteristieken

  • SRAM is duurder en minder dicht dan DRAM en wordt daarom niet gebruikt voor hoge capaciteit, low-cost toepassingen zoals het hoofdgeheugen in personal computers.

Kloksnelheid en macht

Het stroomverbruik van SRAM varieert sterk, afhankelijk van hoe vaak hij wordt benaderd; Het kan worden als op macht beluste als dynamische RAM, wanneer gebruikt bij hoge frequenties, en een aantal IC's kunnen veel watt verbruiken bij volledige bandbreedte. Anderzijds, statische RAM wordt gebruikt in een iets lager tempo, zoals bij toepassingen met matig geklokt microprocessors, trekt zeer weinig stroom en kan een bijna verwaarloosbare stroom verbruiken omhanden hebben - in het gebied van enkele micro-watt.

Statische RAM bestaat vooral als:

  • algemene doeleinden producten
    • met asynchrone interface, zoals de alomtegenwoordige 28-pins 8K × 8 × 8 en 32K chips, evenals soortgelijke producten tot 16 Mbit per chip
    • met synchrone-interface, meestal gebruikt voor caches en andere toepassingen die barsten transfers, tot 18 Mbit per chip
  • geïntegreerd op chip
    • RAM of cachegeheugen in de micro-controllers
    • als de primaire caches krachtige microprocessors, zoals de x86 familie, en vele anderen
    • de registers en delen van de state-machines gebruikt in sommige microprocessors slaan
    • op applicatie specifieke ICs of ASIC
    • in FPGA's en CPLD

Embedded gebruik

  • Vele categorieën van industriële en wetenschappelijke subsystemen, auto-elektronica, en dergelijke, bevatten statische RAM.
  • Sommige bedrag is ook verankerd in vrijwel alle moderne apparatuur, speelgoed, enz. Die een elektronische interface implementeren.
  • Meerdere megabytes kunnen worden gebruikt bij complexe producten zoals digitale camera's, mobiele telefoons, synthesizers, etc.

SRAM in zijn dual-ported vorm wordt soms gebruikt voor realtime digitale signaalverwerking circuits.

In computers

SRAM wordt ook gebruikt in personal computers, werkstations, routers en randapparatuur: CPU-register bestanden, interne CPU caches en externe burst-modus SRAM caches, harde schijf buffers, router buffers, enz. LCD-schermen en printers normaal ook gebruikmaken van statische RAM aan het houden afbeelding weergegeven.

Hobbyisten

Hobbyisten, specifiek zelfbouw processor liefhebbers, vaak de voorkeur SRAM te wijten aan het gemak van interfacing. Het is veel gemakkelijker om mee te werken dan DRAM aangezien er geen refresh-cycli en het adres en databussen rechtstreeks toegankelijk dan gemultiplext. In aanvulling op de bussen en stroomaansluitingen, SRAM meestal vereist slechts drie knoppen: Chip Enable, schrijven inschakelen en Output inschakelen. In synchrone SRAM, wordt de klok ook inbegrepen.

Soorten SRAM

Niet-vluchtig SRAM

Niet-vluchtig SRAM, of nvSRAMs hebben standaard SRAM functionaliteit, maar ze sparen de data wanneer de voeding is verloren, waardoor het behoud van kritische informatie. nvSRAMs worden gebruikt in uiteenlopende situaties netwerken, ruimtevaart en medische, onder vele anderen indien het bewaren van gegevens is kritisch en waar batterijen zijn onpraktisch.

Asynchronous SRAM

Asynchronous SRAM zijn beschikbaar van 4 kb tot 64 Mb. De snelle toegangstijd van SRAM maakt asynchrone SRAM geschikt als hoofdgeheugen voor kleine cache-less embedded processoren gebruikt in alles, van industriële elektronica en meetsystemen om harde schijven en netwerkapparatuur, onder vele andere toepassingen. Ze worden gebruikt in diverse toepassingen, zoals switches en routers, IP-telefoons, IC-Testers, DSLAM kaarten, Automotive Electronics.

Per type transistor

  • Bipolaire transistor - zeer snel, maar verbruikt veel stroom
  • MOSFET - laag vermogen en heel gebruikelijk vandaag

Door functie

  • Asynchrone - onafhankelijk van de klokfrequentie; data en gegevens uit te worden gecontroleerd op adres overgang
  • Synchroon - alle timings worden geïnitieerd door de klok rand. Adres, gegevens en andere stuursignalen zijn geassocieerd met de kloksignalen

Door functie

  • ZBT - de omkering het aantal klokcycli nodig is om toegang tot de SRAM van write veranderen lezen en vice versa. De ommekeer voor ZBT SRAM of de latency tussen lezen en schrijven cyclus is nul.
  • syncBurst - beschikt synchrone barsten schrijftoegang tot de SRAM te schrijfbewerking te verhogen om de SRAM
  • DDR SRAM - Synchrone, enkele lees / schrijf-poort, double data rate I / O
  • Quad Data Rate SRAM - Synchrone, aparte lezen en schrijven poorten, viervoudige datasnelheid I / O

Per type flip-flop

  • Binaire SRAM
  • Ternair SRAM

Ontwerp

Een typische SRAM cel bestaat uit zes MOSFETs. Elke bit in een SRAM wordt opgeslagen op vier transistors die twee cross-gekoppelde inverters te vormen. Deze opslagcel heeft twee stabiele toestanden die worden gebruikt om 0 en 1. Twee extra toegang geven transistoren dienen om de toegang tot een opslagcel tijdens lees- en schrijfbewerkingen regelen. Naast dergelijke zes-transistor SRAM, andersoortige SRAM-chips 4, 8, 10 of meer transistors per bit. Vier-transistor SRAM is heel gebruikelijk in stand-alone SRAM inrichtingen, uitgevoerd in speciale processen met een extra laag van polysilicium, waardoor zeer hoge weerstand afstopweerstanden. Het belangrijkste nadeel van het gebruik 4T SRAM verhoogd statisch vermogen als gevolg van de constante stroom door één van de pull-down transistors.

Dit wordt soms gebruikt om meerdere poorten, die nuttig zijn bij bepaalde typen videogeheugen kunnen zijn en registerbestanden uitgevoerd met multi-ported SRAM schakeling voeren.

In het algemeen vereist het minder transistoren per cel, kan de kleinere elke cel. Aangezien de kosten van het bewerken van een siliciumwafel relatief vast is, met kleinere cellen en dus verpakken meer bits op een wafer verlaagt de kosten per bit geheugen.

Geheugencellen dat minder dan vier transistors te gebruiken zijn mogelijk - maar, zoals 3T of 1T cellen zijn DRAM, niet SRAM.

Toegang tot de cellen geactiveerd door de woordlijn die beide toegang transistoren M5 en M6 die op hun beurt bepalen of de cel wordt verbonden met de bitlijnen bestuurt: BL en BL. Zij worden gebruikt om gegevens te lezen en schrijfbewerkingen brengen. Hoewel het niet strikt noodzakelijk om twee bitlijnen, zowel het signaal en zijn inverse worden typisch verstrekt teneinde ruis marges te verbeteren.

Tijdens het lezen toegang, worden de bit lijnen actief gedreven hoog en laag door de omvormers in de SRAM cel. Dit verbetert SRAM bandbreedte ten opzichte van DRAM's - in een DRAM, wordt de bit lijn aangesloten op opslagcondensatoren en kosten delen zorgt ervoor dat de bitlijn naar boven of naar beneden zwaaien. De symmetrische opbouw van SRAM maakt ook differentiaalmeldzone, waarbij kleine voltage swings gemakkelijker detecteerbaar maakt. Een ander verschil DRAM die ertoe bijdraagt ​​dat SRAM sneller is dat commerciële chips accepteren alle adresbits tegelijk. Ter vergelijking, commodity DRAM het adres multiplexen in twee helften, dwz hoger stukjes gevolgd door lagere bits, over hetzelfde pakket pinnen om hun omvang te houden en de kosten naar beneden.

De grootte van een SRAM met m adreslijnen en n gegevenslijnen is 2 woorden of 2 x n bits. De meest voorkomende woordafmeting 8 bits, hetgeen betekent dat een enkele byte kan worden gelezen of geschreven naar elk van de 2 verschillende woorden binnen de chip SRAM. Een aantal gemeenschappelijke SRAM-chips hebben 11 adres lijnen en een 8-bits woord, zodat ze worden aangeduid als "2k × 8 SRAM".

SRAM operatie

Een SRAM cel heeft drie verschillende staten. Het kan worden in: standby, lezen en schrijven. De SRAM om te werken in de leesmodus en write-modus moeten de "leesbaarheid" hebben en "schrijven de stabiliteit", respectievelijk. De drie verschillende toestanden werken als volgt:

Bus gedrag

RAM-geheugen met een toegangstijd van 70 ns zal de uitgang geldige data binnen 70 ns vanaf het moment dat het adres lijnen geldig zijn. Maar de gegevens voor een wachttijd blijven ook. Opkomst en ondergang tijden beïnvloeden ook geldig tijdsloten met ongeveer 5 ns. Door het lezen van het onderste gedeelte van een adresbereik bits in sequentie kan lezen met aanzienlijk kortere toegangstijd.

(0)
(0)
Commentaren - 0
Geen commentaar

Voeg een reactie

smile smile smile smile smile smile smile smile
smile smile smile smile smile smile smile smile
smile smile smile smile smile smile smile smile
smile smile smile smile
Tekens over: 3000
captcha